tanner tools(集成电路设计软件)v2019.2

tanner tools破解版是一款专业好用的集成电路设计软件，内置了丰富的模块，可以让用户在不同的设计环境中得到更为出色的处理工具，同时还可以对设计的作品进行布局模拟，内置的模块可以推动模拟和混合信号集成电路(IC)和MEMS的设计，让用户的作品在布局设计上可以得到更好的创新;低学习曲线，高互操作性和强大的用户界面提高了设计团队的生产力;Tanner是价格/性能的领导者，并且是完整设计流程的行业替代产品，它提高了总体拥有成本(TCO)，并为其全球客户减少了EDA工具费用;无与伦比的客户支持以及为A/MS设计带来高级功能的合作伙伴生态系统使能力和性能相匹配;程序系统还内置了一个用于模拟和混合信号IC设计和制造的完整解决方案，欢迎有需要的用户来下载使用。

tanner tools中文版软件特色：

1、继承的连接

S-Edit现在提供对通过参数化电源/接地符号或网络标签定义的继承连接的支持。

2、符号和示意图中的图像

现在可以在符号视图和示意图视图中插入图像。这可以用于创建更详细的符号，也可以用于在示意图中添加注释或文档。 Windows®支持位图和矢量格式。 Linux仅支持位图格式。

3、AFS和EZWave集成

S-Edit现在与AFS，Eldo和EZwave集成在一起，以在整个Linux环境中提供仿真设置，启动，交叉探测和向后注释支持。 Windows上的SEdit和Linux上使用PSF输出格式的AFS / EZWave现在也支持设置和启动，交叉探测和向后注释。反向注释支持包括DC OP V / I，AC小信号，模型参数，设备AC小信号参数表和设备参数反向注释。

4、布局伪造

Layout Forge是一种生产力增强工具，适用于模拟布局设计人员执行设备级别的布局和布线，从而可以完全控制布局和布线。 Layout Forge在原理图中识别差分对，电流镜和共源共栅电流镜，并自动在布局中生成放置和布线的单元。设计人员可以在瞬间中心的帮助下自定义设备的放置，并可以自定义工艺路线。

5、邻接

参数化的单元邻接可以允许参数化的单元实例在邻接时调整其几何形状以占据最小面积。例如，如果一个n沟道MOSFET的两个实例共享相同的源极或漏极，则基台将重新生成实例，以去除额外的触点并使这两个器件彼此非常靠近。基台将检查有效的连接，相同类型或类别的设备，并确保LVS清洁结果。必须由PDK中的铸造厂启用参数化的单元桥台。

tanner tools中文版功能介绍：

1、完整的IC设计捕捉环境

Tanner S-Edit是一个易于使用的设计环境，用于原理图捕获和设计输入。 它为您提供了处理最复杂的混合信号IC设计捕获所需的功能。 S-Edit与Tanner T-Spice，Analog FastSPICE™(AFS)或Eldo®仿真器，Tanner L-Edit IC布局工具以及Calibre®LVS和PEX工具紧密集成。 S-Edit通过优化您的生产率并加快将概念应用于硅的速度，可以帮助您满足当今快速发展的市场的需求。 更快的设计周期为您提供了向最佳解决方案过渡的更多灵活性，从而节省了更多时间和资源来进行工艺角确认。 结果是减少了下游风险，提高了产量并缩短了上市时间。

2、最复杂的混合信号IC设计的原理图捕获

总线支持加快了混合信号设计的创建

先进的阵列支持可轻松创建和编辑具有重复块的存储器，图像或电路

具有快速固定(热点)功能的橡皮筋连通性编辑功能可加快设计修改速度

S-Edit在设计过程中实时显示评估的参数; 可以显示或评估具有基于其他电路参数的公式的参数

自动生成符号使您可以轻松地从原理图创建符号并同步所有更改

所有操作均可通过TCL / Tk命令语言完全编写脚本

可记录的脚本使您能够自动化任务或扩展工具以满足特定于应用程序的需求

可重播的日志可在网络或硬件出现意外故障时进行恢复

S-Edit在突出显示层次结构时执行网络突出显示并保持网络突出显示

口径RVE在原理图，布局和LVS报告之间进行交叉探测以突出显示网络或设备

原理图ERC使您可以检查设计中是否存在常见错误，例如未驱动的网络，未连接的引脚以及由多个输出驱动的网络。 设计检查是完全可配置的，包括自定义验证脚本

3、与仿真紧密集成

从原理图捕获环境中驱动模拟器。 这样就可以直接在原理图上查看工作点结果，查看设备的小信号参数，查看模型参数以及执行波形交叉探测以查看节点电压以及设备端子电流或电荷。

S-Edit为电路设计，仿真，分析和调整的迭代循环创建了高效流程。 专注于设计而不是数据处理，从而加快了设计过程。

4、与第三方工具和旧版数据轻松互操作

S-Edit从第三方工具中以本机OpenAccess或EDIF进行读取，并自动转换原理图和属性以无缝集成遗留数据

网表可以以灵活的，用户可配置的格式导出，包括SPICE和CDL变体，EDIF，结构性Verilog 以及结构化的VHDL

S-Edit中的库支持最大限度地重用了以前项目中开发的或从第三方供应商处导入的IP

5、强大且易于使用的界面

S-Edit使前端设计的捕获更轻松，更高效

完全由用户可编程的设计环境使您可以重新映射热键，创建新的工具栏以及根据自己的喜好自定义视图-所有这些都在简化的GUI中

完整的用户界面 支持多种语言，包括英语，日语，简体中文和繁体中文

S-Edit提供Unicode支持; 所有用户数据都可以输入国际字符集。ird-PartyTools and Legacy Data

S-Edit从第三方工具中以本机OpenAccess或EDIF进行读取，并自动转换原理图和属性以无缝集成遗留数据

网表可以以灵活的，用户可配置的格式导出，包括SPICE和CDL变体，EDIF，结构性Verilog 以及结构化的VHDL

S-Edit中的库支持最大限度地重用了以前项目中开发的或从第三方供应商处导入的IP

6、具有成本效益

S-Edit提供了理想的性能成本比，使您可以最大化项目中的设计人员人数

由于S-Edit在Windows®和Linux平台上运行，因此设计人员可以在具有成本效益的工作站或 笔记本电脑 这意味着您可以随身携带您的工作，甚至在家中，也可以继续工作，以满足上市时间的压力

提供两种配置：完整的原理图编辑器和原理图查看器

tanner tools中文版全新功能：

一、S.Edit

1、继承的连接S-Edit现在提供对通过参数化电源/接地符号或网络标签定义的继承连接的支持。

2、符号和示意图中的图像现在可以将图像插入符号和示意图中。这可以用于创建更详细的符号，也可以用于在示意图中添加注释或文档。Windows@支持位图和矢量格式。Linux仅支持位图格式。

3、AFS和EZWave集成现在，S-Edit已与AFS，EIdo和EZwave集成在一起，以在整个Linux环境中提供仿真设置，启动，交叉探测和反向标注支持。现在，使用PSF输出格式的Windows上的S-Edit和Linux上的AFS/EZWave也支持设置和启动，交叉探测和向后注释。反向注释支持包括DC OP V/l，AC小信号，模型参数，设备AC小信号参数表和设备参数反向注释。

二、L.Edit

1、Layout ForgeLayout Forge是生产力提高的工具，适用于模拟布局设计人员执行设备级别的布局和布线，从而可以完全控制布局和布线。Layout Forge可以识别原理图中的差分对，放大器和电流镜，并自动在布局中生成放置和布线的单元。设计人员可以在瞬间中心的帮助下自定义设备的放置，并可以自定义工艺路线。

版本包含两个全新功能，包含在文档中，但需要调用一个键。这些是新的统一库管理器，以及称为Layout Forge的布局加速工具。如果您有兴趣使用这两种功能，请与您的销售现场应用工程师联系。他们可以代表您管理请求。

2、AbutmentParameterized单元格邻接可以允许参数化单元格的实例在邻接时调整其几何形状以占据最小面积。例如，如果一个n沟道MOSFET的两个实例共享相同的源极或漏极，则基台将重新生成实例，以去除额外的触点并使这两个器件彼此非常靠近。基台将检查有效的连接，相同类型或类别的设备，并确保LVS清洁结果。必须由PDK中的铸造厂启用参数化的单元桥台。

3、增强的TCL支持L-Edit已增强了TCL接口，用于执行基于C的UPl功能。这暴露了用于命令行执行或脚本编写的大量UPl函数。

三、3、 Library Manager tool

库管理器工具是Tanner工具套件中的一个新应用程序。库管理器提供了一个统一的界面，用于同时在布局和示意图视图上执行操作。库管理器对库，单元和视图执行许多操作，包括：

1、创建，复制，重命名，添加和删除库，单元格和视图。

2、用不同的父代替换实例。

3、查看和编辑属性。·查看和编辑类别。

4、执行版本控制操作，包括更新，提交，还原和查看历史记录。

5、打开视图以在L-Edit工具和S-Edit工具中进行编辑。